LPC1752 ARM 32 bit Ban phát triển 64 KB SRAM Với máy chủ Ethernet / USB 2.0

LPC1752 32-bit ARM Cortex-M3 MCU lên tới 512 kB flash và 64 kB SRAM với Ethernet, USB 2.0 Host / Device / OTG, CAN

1. Mô tả chung

LPC1758 / 56/54/52/51 là vi điều khiển dựa trên ARM Cortex-M3 để nhúng
các ứng dụng có mức tích hợp cao và mức tiêu thụ điện năng thấp. Cánh tay
Cortex-M3 là một thế hệ tiếp theo cung cấp các cải tiến hệ thống như tăng cường
các tính năng gỡ lỗi và mức tích hợp khối hỗ trợ cao hơn.
LPC1758 / 56/54/52/51 hoạt động ở tần số CPU lên tới 100 MHz. Cánh tay
CPU Cortex-M3 kết hợp một đường ống 3 giai đoạn và sử dụng kiến ​​trúc Harvard với
riêng biệt hướng dẫn địa phương và xe buýt dữ liệu cũng như một xe buýt thứ ba cho thiết bị ngoại vi. Cánh tay
CPU Cortex-M3 cũng bao gồm một đơn vị tìm nạp trước nội bộ hỗ trợ đầu cơ
phân nhánh.
Phần bù ngoài của LPC1758 / 56/54/52/51 bao gồm tới 512 kB tro
bộ nhớ, lên đến 64 kB bộ nhớ dữ liệu, Ethernet MAC, giao diện USB Device / Host / OTG,
Bộ điều khiển DMA mục đích chung 8 kênh, 4 UART, 2 kênh CAN, 2 bộ điều khiển SSP,
Giao diện SPI, 3 I
2
Giao diện C-bus, 2 đầu vào cộng với 2 đầu ra I
2
Giao diện S-bus, 6 kênh
Bộ ADC 12 bit, DAC 10 bit, PWM điều khiển động cơ, Giao diện bộ mã tứ, 4 chung
mục đích giờ, 6-đầu ra mục đích chung PWM, điện năng cực thấp Đồng hồ thời gian thực (RTC)
với nguồn cung cấp pin riêng biệt và tối đa 52 chân I / O mục đích chung

2. Tính năng

Bộ xử lý ARM Cortex-M3, chạy ở tần số lên tới 100 MHz. Một bộ nhớ
Đơn vị bảo vệ (MPU) hỗ trợ tám vùng được bao gồm.
tôi
ARM Cortex-M3 được xây dựng trong Nested Vectored Interrupt Controller (NVIC).
tôi
Bộ nhớ lập trình tro lên tới 512 kB. Bộ tăng tốc bộ nhớ tro tăng cường
cho phép hoạt động tốc độ cao 100 MHz với trạng thái chờ bằng 0.
tôi
Lập trình trong hệ thống (ISP) và Lập trình trong ứng dụng (IAP) thông qua trên chip
phần mềm bộ nạp khởi động.
tôi
SRAM trên chip bao gồm:
N
Lên đến 32 kB SRAM trên CPU với mã cục bộ / bus dữ liệu cho hiệu năng cao
Truy cập CPU.
N
Hai / một khối SRAM 16 kB với các đường dẫn truy cập riêng biệt cho thông lượng cao hơn.
Các khối SRAM này có thể được sử dụng cho Ethernet (chỉ LPC1758), USB và DMA
bộ nhớ, cũng như cho lệnh CPU mục đích chung và lưu trữ dữ liệu.
tôi
Bộ điều khiển DMA đa kênh 8 kênh (GPDMA) trên lớp đa AHB
ma trận có thể được sử dụng với SSP, tôi
2
S-bus, UART, Analog-to-Digital và
Thiết bị ngoại vi chuyển đổi Digital-to-Analog, tín hiệu kết hợp bộ hẹn giờ và cho
chuyển bộ nhớ sang bộ nhớ.